Vectorトップへ

ソフト詳細説明

XILINX社WebPACK-ISE4.1のFPGA/CPLD無料開発ツール用ですが、Foundation-ISE等でも使用可能と思います。

回路図入力用にシンボルを作成した場合に、入力側と出力側のピン名が重なって見難くなるのを修正します。

手作業で"*.sym"ファイルを修正すればいいのですが、変更のたびに行わなければなりません。

そこで、ドラッグ&ドロップ操作で簡単に自動的に"*.sym"ファイルを修正するソフトを作ってみました。

・動作原理
"*.sym"ファイルを読み込んで、入力側と出力側のピン名の座標を比較して重複しないように出力側の座標を書き換えます。

これによりシンボルのピン名が見やすくなります。

一度書き換えたファイルや書き換える必要の無いファイルはスキップします。

なお、このソフトは"アンケートウェア"です。
アンケートに答えることにより、動作制限のないソフトをお送りします。

動作環境